基于FPGA动态可重构计算机的三模冗余改进法

摘  要:为了提高动态可重构计算机自身的抗干扰能力,提出一种基于FPGA的动态可重构计算机的三模冗余改进法.采用三模块比较的容错模式,通过对三模冗余的多数表决电路进行检测和动态重构提升整个系统的容错能力,从而降低系统因表决电路故障而产生的错误.经Virtex-4 FPGA的片上PowerPC处理器对该方法...>>详细

【作  者】谢燕[1] 张超洋[2,3] 周启忠[1] 成奎[1]

【作者单位】[1]宜宾学院中德工程学院,四川宜宾644007 [2]宜宾学院物理与电子工程学院,四川宜宾644007 [3]四川轻化工大学自动化与信息工程学院,四川宜宾644000 

【期  刊】《宜宾学院学报》 2019年第12期6-9,71共5页

【关 键 词】三模冗余 可编程逻辑门列 故障冗余 重新配置控制器 表决电路 

【基金项目】四川省科技厅重点研发项目(2019YFN0104)。

【分 类 号】TN929.5

【下载次数】0【在线阅读】0

分享到:

参考文献(共找到条)

相关文献:(共找到条)

作者其它文章更多

83424A
国家哲学社会科学文献中心APP
分类表关闭X
隐藏
比较
关闭《宜宾学院学报》编辑部重要声明